Digital Signal Processors (DSP)

Digital Signal Processors (DSP)

Industry: Semiconductors

Pievienot jaunu terminu

Contributors in Digital Signal Processors (DSP)

Become a Contributors

Digital Signal Processors (DSP)

sapludināšanas režīmā

Semiconductors; Digital Signal Processors (DSP)

Sērijas video kontrolieris (VC) kurā attēla notverti un atmiņā saglabātie reģistrēties (SRT) pārsūtīšanas režīmu. Atmiņas vietām, kas nav piesaistīti uzņemtā attēla tiek saglabātas. Sk. arī ...

iespējotu vairāku bitu TREGs (TRM)

Semiconductors; Digital Signal Processors (DSP)

Lauks, kas norāda, ja slodzes TREG0 (LT/A/D/P/S) mācību slodzes tikai pagaidu reģistrā 0 (TREG0) vai ielādē visus trīs pagaidu reģistru (TREG0, TREG1 un TREG2), lai saglabātu atbilstību TMS320C2x. ...

taimera dalīt uz leju reģistrēt bits (TDDR)

Semiconductors; Digital Signal Processors (DSP)

Lauku, kas nosaka taimera dalīt uz leju attiecība (periods)-chip taimerim. , Kad taimeris prescaler counter (PDK) ir samazinājusies agrāk 0, PSC ir piekrauts ar TDDR saturu. Pēc atiestatīšanas TDDR = ...

mpcl

Semiconductors; Digital Signal Processors (DSP)

Shell lietderība, kas atsaucas uz multivides video procesoru (MVP) vispārējās, pārstrādātājam kompilatora un montētājam, linker, lai izveidotu izpildāmo objekta faila versija, programmas vispārējās, ...

bit formātā (FO)

Semiconductors; Digital Signal Processors (DSP)

Lauku, kas nosaka vārda garums seriālā porta raidītājs un uztvērējs. Dati tiek pārsūtīti ar vissvarīgākais bits (MSB) pirmo reizi. Pēc atiestatīšanas FO = 0. Tas mazliet ir saglabāts reģistrā seriālo ...

ppcl

Semiconductors; Digital Signal Processors (DSP)

Shell lietderība, kas atsaucas uz multivides video procesoru ir (MVP) paralēli procesors kompilators, montētājs un linker izpildāmā faila objekta faila versija paralēli procesoru programmas ...

kadru sinhronizācijas režīms (MFV) bits

Semiconductors; Digital Signal Processors (DSP)

Lauks, kas norāda, vai ir nepieciešams seriālais ports operācijai kadru sinhronizācijas impulsiem (FSX un FSR). Pēc atiestatīšanas MFV = 0. Tas mazliet ir saglabāts reģistrā seriālo portu kontrole ...